Envoyer le message
Aperçu ProduitsDTS D'USRP

Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio

Certificat
Chine Wuhan Tabebuia Technology Co., Ltd. certifications
Je suis en ligne une discussion en ligne

Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio

Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio
Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio

Image Grand :  Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio

Détails sur le produit:
Lieu d'origine: La Chine
Nom de marque: Luowave
Numéro de modèle: N310
Conditions de paiement et expédition:
Quantité de commande min: 1 morceau
Prix: USD
Détails d'emballage: Boîte de papier \ carton de papier
Délai de livraison: Marchandises de tache ou 30 jours
Conditions de paiement: T/T
Capacité d'approvisionnement: 1 morceau

Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio

description de
Surligner:

DTS USRP DC6V

,

DTS USRP DE DC6V

,

DTS DC6V d'Ethernet

Série USRP-LW N310 de port Ethernet

L'USRP-LW N310 est une radio logiciel-définie reliée au réseau (DTS) qui fournit la fiabilité et la tolérance de fautes pour le déploiement dans des systèmes sans fil à grande échelle et répartis.

Le logiciel de DTS USRP a défini la basse latence de port Ethernet par radio 0

L'USRP-LW N310 est l'un des comptes de canal les plus élevés sur le marché de DTS aujourd'hui, avec un double émetteur-récepteur d'AD9371 RFIC sur l'embout avant de rf qui fournit quatre canaux d'émetteur-récepteur dans un paquet à mi-largeur de RU. Chaque canal fournit jusqu'à 100 mégahertz de largeur de bande instantanée et couvre une plage de fréquence prolongée de 10 mégahertz à 6 gigahertz. Le processeur de bande de base utilise le Xilinx Zynq-7100 SoC pour fournir grand FPGAs utilisateur-programmable pour le temps réel et la bas-latence traitant, aussi bien que des unités centrales de traitement de BRAS de double-noyau pour des opérations autonomes. Soutient 1 GbE, 10 interfaces de GbE et d'aurore par l'intermédiaire des doubles ports de SPF+, qui peuvent être mis en application aux courants de PC de centre serveur ou de QI de Haut-sortie pour des coprocesseurs de FPGA. L'architecture flexible de synchronisation soutient la référence de référence d'horloge, de temps de PPS, l'entrée externe de LO, et le GPSDO, permettant les systèmes élevés du compte MIMO de canal. L'USRP-LW N310 simplifie le contrôle et la gestion des réseaux de radio en présentant la capacité d'effectuer des tâches à distance, comme l'élimination des imperfections, mettant à jour le logiciel, la remise à zéro, la remise d'usine, l'autotest, l'élimination des imperfections du centre serveur PC/ARM, et la santé de système de contrôle.

Le kit de dispositif d'USRP-LW N310 inclut : une unité principale d'USRP-LW N310, RJ45 câble Ethernet, SFP+ RJ45 à l'adaptateur, câble de Micro-USB, carte de MicroSD, alimentation d'énergie.

 

Caractéristiques principales :

 

• Déploiement fiable et insensible aux défaillances

• Fréquence configurable de référence de l'horloge AD9371 :

122.88MHz, 125MHz, 153,6 mégahertz

• Capacités de télégestion
• Couverture de fréquence de 10MHz à 6GHz • 16 bit CDA, 14 bit DAC
• Largeur de bande instantanée jusqu'à de 100M par canal • Doubles ports de SPF+ (Gigabit Ethernet, 10 Gigabit Ethernet, l'aurore).
• Appui 4 envoyer 4 reçus en même temps • unité centrale de traitement du BRAS Cortex-A9 de Double-noyau 800 mégahertz
• Batteries de filtres d'émetteur-récepteur • Xilinx intégré Zynq-7100 SoC FPGA
• Appui RX externe LO, entrée de TX LO • Soutient la référence externe de référence d'horloge et de temps de PPS
• Cadre de développement de RFNoC FPGA • Appuis autonomes (incorporé) ou opérations gérées par le système central (de réseau)
• 1 type un port de centre serveur d'USB • UHD3.11.0 ou appui postérieur
• Linux fait sur commande intégré • 1 port de micro-USB (console périodique, JTAG)
• Soutien de radio de GNU  

 

 

Processeur de bande de base :

Le processeur de bande de base d'USRP-LW N310 emploie le zynq-7100 SOC de Xilinx, qui fournit un riche collection de FPGAs programmable opération autonome pour traitement en temps réel de la demande et de bas-latence aussi bien qu'unité centrale de traitement de BRAS de double-noyau. Les utilisateurs peuvent déployer des applications sur Linux préinstallé ont inclus des systèmes d'exploitation, ou emploient les interfaces ultra-rapides telles que le centre serveur de Gigabit Ethernet, 10 Gigabit Ethernet.

synchrone :

L'USRP-LW N310 a une architecture flexible de conception d'horloge de référence qui soutient le PPS externe, la référence de temps de référence d'horloge, l'entrée externe de LO, et le gpsdo, qui facilite le compte élevé MIMO Implementation de canal du système.

Données techniques d'USRP-LW N310 :

 

Catégorie de paramètre valeur numérique unité Catégorie de paramètre valeur numérique unité
réception lancement
Nombre de canaux 4 - Nombre de canaux 4 -
Accord indépendant 2 - Accord indépendant 2 -
L0 a partagé des paires 2 - L0 a partagé des paires 2 -
Chaîne de gain -40 | 30 DB

La gamme de gain est 10MHz à 300MHz

300MHz~6GHz

 

-30 | 25

-30 | 20

 

DB

DB

Progression de gain 1 DB
Puissance d'entrée maximum -15 dBm Progression de gain 1 DB
Batterie de filtres

10 | 430

430 | 600

600 | 1050

1050 | 1600

1600 | 2100

2100 | 2700

2700 | 6000

Mégahertz Batterie de filtres

10 | 300

300 | 723,17

723,17 | 1623,17

1623,17 | 3323,17

3323,17 | 6000

Mégahertz
Une plage de fréquence externe d'oscillateur local peut être entrée 0,6 | 8 Gigahertz Une plage de fréquence externe d'oscillateur local peut être entrée 0,6 | 8 Gigahertz
Temps de changement de TX/RX 140 μs Temps de changement de TX/RX 140 μs
Conversion et représentation d'horloge puissance
Taux d'échantillon 122,88, 125 153,6 MS/s Entrée de tension CC 12,7 V, A
Résolution de CDA 16 peu puissance 50-80 W
Résolution de DAC 14 peu Propriétés physiques

Étape minimum 122.88MS/s de fréquence

125MS/s

153.6MS/s

 

7,32

7,45

9,15

 

Hertz

Hertz

Hertz

taille 425×220×45 millimètre
La stabilité de fréquence de GPSDO n'est pas fermée à clef 0,1 page par minute poids 3,8 kilogramme
GPSDO PPS relativement à l'exactitude d'UTC <8> NS Conditions d'environnement de fonctionnement
Stabilité de latence de GPSDO

<>

3

25

μs

heures

°C

Gamme stable d'opération 0 | 50 °C
Température ambiante de température de stockage -40 | 70 °C
 

Coordonnées
Wuhan Tabebuia Technology Co., Ltd.

Personne à contacter: Mr. Chen

Téléphone: 18062514745

Envoyez votre demande directement à nous (0 / 3000)