|
| Nom De Marque: | Luowave |
| Numéro De Modèle: | N310 |
| Nombre De Pièces: | 1 morceau |
| Prix: | USD |
| Délai De Livraison: | Marchandises de tache ou 30 jours |
| Conditions De Paiement: | T/T |
Série de ports Ethernet USRP-LW N310
L'USRP-LW N310 est une radio en réseau définie par logiciel (SDR) qui fournit une fiabilité et une tolérance aux pannes pour le déploiement dans des systèmes sans fil à grande échelle et distribués.
L'USRP-LW N310 est l'un des plus hauts canaux sur le marché des DTS aujourd'hui,avec un double émetteur-récepteur RFIC AD9371 sur l'extrémité avant RF qui fournit quatre canaux d'émetteur-récepteur dans un ensemble de roulement à roulement à moitié largeChaque chaîne offre une bande passante instantanée allant jusqu'à 100 MHz et couvre une plage de fréquences étendue de 10 MHz à 6 GHz.Le processeur à bande de base utilise le SoC Xilinx Zynq-7100 pour fournir de grandes FPGA programmables par l'utilisateur pour le traitement en temps réel et à faible latence, ainsi que des processeurs ARM à double noyau pour des opérations autonomes. Prend en charge les interfaces 1 GbE, 10 GbE et Aurora via deux ports SPF+,qui peut être implémenté sur le PC hôte ou sur des flux IQ à haut débit pour les coprocesseurs FPGA. L'architecture de synchronisation flexible prend en charge la référence d'horloge, la référence de temps PPS, l'entrée LO externe et GPSDO, permettant des systèmes MIMO avec un nombre de canaux élevé.L'USRP-LW N310 simplifie le contrôle et la gestion des réseaux radio en introduisant la possibilité d'effectuer des tâches à distance, tels que le débogage, la mise à jour du logiciel, le redémarrage, la réinitialisation d'usine, l'auto-test, le débogage du PC/ARM hôte et la surveillance de l'état du système.
Il comprend:
Principales caractéristiques:
| • Déploiement fiable et tolérant aux défauts |
• fréquence de référence d'horloge configurable AD9371: 122.88 MHz, 125 MHz, 153,6 MHz |
| • Possibilités de gestion à distance | |
| • Couverture de fréquence de 10 MHz à 6 GHz | • ADC à 16 bits, DAC à 14 bits |
| • Largeur de bande instantanée allant jusqu'à 100M par canal | • Ports SPF+ double (Gigabit Ethernet, 10 Gigabit Ethernet, Aurore). |
| • Support 4 envoyer 4 reçus en même temps | • CPU ARM Cortex-A9 à double noyau 800 MHz |
| • Banques de filtres émetteurs-récepteurs | • FPGA intégré au SoC Xilinx Zynq-7100 |
| • Prise en charge de l'entrée externe RX LO, TX LO | • Prend en charge la référence à l'horloge externe et la référence à l'heure PPS |
| • Cadre de développement des FPGA du RFNoC | • Prend en charge les opérations autonomes (intégrées) ou basées sur l'hôte (réseau) |
| • 1 port hôte USB de type A | • UHD3.11.0 ou support ultérieur |
| • Linux personnalisé | • 1 port micro-USB (console série, JTAG) |
| • Prise en charge de la radio GNU |
Processeur à bande de base:
Le processeur USRP-LW N310 utilise le SOC zynq-7100 de Xilinx,qui fournit un ensemble riche de FPGA programmables pour un traitement exigeant en temps réel et à faible latence, ainsi qu'un fonctionnement autonome du processeur ARM dual-core. Les utilisateurs peuvent déployer des applications sur des systèmes d'exploitation embarqués Linux préinstallés, ou utiliser des interfaces haute vitesse telles que Gigabit Ethernet Host, 10 Gigabit Ethernet.
synchrone:
L'USRP-LW N310 dispose d'une architecture de conception d'horloge de référence flexible qui prend en charge le PPS externe, la référence d'heure de référence, l'entrée LO externe et gpsdo,qui facilite le nombre élevé de canaux MIMO mise en œuvre du système.
Les données techniques USRP-LW N310:
|
Catégorie de paramètres |
valeur numérique |
unité |
Catégorie de paramètres |
valeur numérique |
unité |
|
réception |
lancement |
||||
|
Nombre de chaînes |
4 |
- |
Nombre de chaînes |
4 |
- |
|
Tuning indépendant |
2 |
- |
Tuning indépendant |
2 |
- |
|
L0 paires partagées |
2 |
- |
L0 paires partagées |
2 |
- |
|
Plage de gain |
-40 ~ 30 |
dB |
La plage de gain est de 10 MHz à 300 MHz |
-30 à 25 |
dB |
|
|
|
|
|||
|
Le gain est en progression |
1 |
dB |
300 MHz à 6 GHz |
-30 à 20 |
dB |
|
Puissance d'entrée maximale |
- 15 ans. |
dBm |
Le gain est en progression |
1 |
dB |
|
Banque de filtres |
10 ~ 430 |
fréquences de fréquence |
Banque de filtres |
10 ~ 300 |
fréquences de fréquence |
|
430 à 600 |
300 à 723.17 |
||||
|
600 à 1050 |
723.17 à 1623.17 |
||||
|
1050 à 1600 |
1623.17 ~ 3323.17 |
||||
|
1600 ~ 2100 |
3323.17 ~ 6000 |
||||
|
2100 ~ 2700 |
|
||||
|
2700 ~ 6000 |
|
||||
|
Une plage de fréquences de l'oscillateur local externe peut être entrée |
0.6 ~ 8 |
GHz |
Une plage de fréquences de l'oscillateur local externe peut être entrée |
0.6 ~ 8 |
GHz |
|
Temps de commutation TX/RX |
140 |
μs |
Temps de commutation TX/RX |
140 |
μs |
|
Performances de conversion et d'horloge |
puissance |
||||
|
Taux d'échantillonnage |
122.88,125,153.6 |
États membres |
Voltage d'entrée en courant continu |
12,7 |
V,A |
|
Résolution de l'ADC |
16 |
les bits |
consommation électrique |
50 à 80 |
W |
|
Résolution du DAC |
14 |
les bits |
Propriétés physiques |
||
|
Pas de fréquence minimale 122,88 ms/s |
7.32 |
Hz |
taille |
425 × 220 × 45 |
mm |
|
125 ms/s |
7.45 |
Hz |
|||
|
153.6 ms/s |
9.15 |
Hz |
|||
|
La stabilité de fréquence GPSDO n' est pas verrouillée |
0.1 |
en ppm |
le poids |
3.8 |
en kg |
|
PPS GPSDO par rapport à la précision UTC |
< 8 |
ns |
Exigences relatives à l'environnement de fonctionnement |
||
|
Stabilité de la latence GPSDO |
Le montant de la garantie |
μs |
Portée de fonctionnement stable |
0 à 50 |
°C |
|
3 |
heures |
||||
|
25 |
°C |
Plage de température de stockage |
-40 à 70 |
°C |
|
|
|
| Nom De Marque: | Luowave |
| Numéro De Modèle: | N310 |
| Nombre De Pièces: | 1 morceau |
| Prix: | USD |
| Détails De L'emballage: | Boîte de papier \ carton de papier |
| Conditions De Paiement: | T/T |
Série de ports Ethernet USRP-LW N310
L'USRP-LW N310 est une radio en réseau définie par logiciel (SDR) qui fournit une fiabilité et une tolérance aux pannes pour le déploiement dans des systèmes sans fil à grande échelle et distribués.
L'USRP-LW N310 est l'un des plus hauts canaux sur le marché des DTS aujourd'hui,avec un double émetteur-récepteur RFIC AD9371 sur l'extrémité avant RF qui fournit quatre canaux d'émetteur-récepteur dans un ensemble de roulement à roulement à moitié largeChaque chaîne offre une bande passante instantanée allant jusqu'à 100 MHz et couvre une plage de fréquences étendue de 10 MHz à 6 GHz.Le processeur à bande de base utilise le SoC Xilinx Zynq-7100 pour fournir de grandes FPGA programmables par l'utilisateur pour le traitement en temps réel et à faible latence, ainsi que des processeurs ARM à double noyau pour des opérations autonomes. Prend en charge les interfaces 1 GbE, 10 GbE et Aurora via deux ports SPF+,qui peut être implémenté sur le PC hôte ou sur des flux IQ à haut débit pour les coprocesseurs FPGA. L'architecture de synchronisation flexible prend en charge la référence d'horloge, la référence de temps PPS, l'entrée LO externe et GPSDO, permettant des systèmes MIMO avec un nombre de canaux élevé.L'USRP-LW N310 simplifie le contrôle et la gestion des réseaux radio en introduisant la possibilité d'effectuer des tâches à distance, tels que le débogage, la mise à jour du logiciel, le redémarrage, la réinitialisation d'usine, l'auto-test, le débogage du PC/ARM hôte et la surveillance de l'état du système.
Il comprend:
Principales caractéristiques:
| • Déploiement fiable et tolérant aux défauts |
• fréquence de référence d'horloge configurable AD9371: 122.88 MHz, 125 MHz, 153,6 MHz |
| • Possibilités de gestion à distance | |
| • Couverture de fréquence de 10 MHz à 6 GHz | • ADC à 16 bits, DAC à 14 bits |
| • Largeur de bande instantanée allant jusqu'à 100M par canal | • Ports SPF+ double (Gigabit Ethernet, 10 Gigabit Ethernet, Aurore). |
| • Support 4 envoyer 4 reçus en même temps | • CPU ARM Cortex-A9 à double noyau 800 MHz |
| • Banques de filtres émetteurs-récepteurs | • FPGA intégré au SoC Xilinx Zynq-7100 |
| • Prise en charge de l'entrée externe RX LO, TX LO | • Prend en charge la référence à l'horloge externe et la référence à l'heure PPS |
| • Cadre de développement des FPGA du RFNoC | • Prend en charge les opérations autonomes (intégrées) ou basées sur l'hôte (réseau) |
| • 1 port hôte USB de type A | • UHD3.11.0 ou support ultérieur |
| • Linux personnalisé | • 1 port micro-USB (console série, JTAG) |
| • Prise en charge de la radio GNU |
Processeur à bande de base:
Le processeur USRP-LW N310 utilise le SOC zynq-7100 de Xilinx,qui fournit un ensemble riche de FPGA programmables pour un traitement exigeant en temps réel et à faible latence, ainsi qu'un fonctionnement autonome du processeur ARM dual-core. Les utilisateurs peuvent déployer des applications sur des systèmes d'exploitation embarqués Linux préinstallés, ou utiliser des interfaces haute vitesse telles que Gigabit Ethernet Host, 10 Gigabit Ethernet.
synchrone:
L'USRP-LW N310 dispose d'une architecture de conception d'horloge de référence flexible qui prend en charge le PPS externe, la référence d'heure de référence, l'entrée LO externe et gpsdo,qui facilite le nombre élevé de canaux MIMO mise en œuvre du système.
Les données techniques USRP-LW N310:
|
Catégorie de paramètres |
valeur numérique |
unité |
Catégorie de paramètres |
valeur numérique |
unité |
|
réception |
lancement |
||||
|
Nombre de chaînes |
4 |
- |
Nombre de chaînes |
4 |
- |
|
Tuning indépendant |
2 |
- |
Tuning indépendant |
2 |
- |
|
L0 paires partagées |
2 |
- |
L0 paires partagées |
2 |
- |
|
Plage de gain |
-40 ~ 30 |
dB |
La plage de gain est de 10 MHz à 300 MHz |
-30 à 25 |
dB |
|
|
|
|
|||
|
Le gain est en progression |
1 |
dB |
300 MHz à 6 GHz |
-30 à 20 |
dB |
|
Puissance d'entrée maximale |
- 15 ans. |
dBm |
Le gain est en progression |
1 |
dB |
|
Banque de filtres |
10 ~ 430 |
fréquences de fréquence |
Banque de filtres |
10 ~ 300 |
fréquences de fréquence |
|
430 à 600 |
300 à 723.17 |
||||
|
600 à 1050 |
723.17 à 1623.17 |
||||
|
1050 à 1600 |
1623.17 ~ 3323.17 |
||||
|
1600 ~ 2100 |
3323.17 ~ 6000 |
||||
|
2100 ~ 2700 |
|
||||
|
2700 ~ 6000 |
|
||||
|
Une plage de fréquences de l'oscillateur local externe peut être entrée |
0.6 ~ 8 |
GHz |
Une plage de fréquences de l'oscillateur local externe peut être entrée |
0.6 ~ 8 |
GHz |
|
Temps de commutation TX/RX |
140 |
μs |
Temps de commutation TX/RX |
140 |
μs |
|
Performances de conversion et d'horloge |
puissance |
||||
|
Taux d'échantillonnage |
122.88,125,153.6 |
États membres |
Voltage d'entrée en courant continu |
12,7 |
V,A |
|
Résolution de l'ADC |
16 |
les bits |
consommation électrique |
50 à 80 |
W |
|
Résolution du DAC |
14 |
les bits |
Propriétés physiques |
||
|
Pas de fréquence minimale 122,88 ms/s |
7.32 |
Hz |
taille |
425 × 220 × 45 |
mm |
|
125 ms/s |
7.45 |
Hz |
|||
|
153.6 ms/s |
9.15 |
Hz |
|||
|
La stabilité de fréquence GPSDO n' est pas verrouillée |
0.1 |
en ppm |
le poids |
3.8 |
en kg |
|
PPS GPSDO par rapport à la précision UTC |
< 8 |
ns |
Exigences relatives à l'environnement de fonctionnement |
||
|
Stabilité de la latence GPSDO |
Le montant de la garantie |
μs |
Portée de fonctionnement stable |
0 à 50 |
°C |
|
3 |
heures |
||||
|
25 |
°C |
Plage de température de stockage |
-40 à 70 |
°C |
|
