|
Détails sur le produit:
|
| Surligner: | radio universelle 357g périphérique du logiciel e310,usrp inclus e310 357g d'ettus,DTS GPS d'usrp |
||
|---|---|---|---|
Périphérique universel de radio de logiciel, USRP-LW E310
Aperçu de produit :
L'émetteur-récepteur AD9361 d'entrée de rf fournit la largeur de bande instantanée jusqu'à 56 mégahertz et fréquences multibandes de 70 mégahertz à 6 gigahertz, et peut soutenir 2X2 MIMO.
La batterie de filtres pré-sélectionnée dans l'embout avant de rf du transmettent le lien et recevez le lien améliore la sélectivité de fréquence.
Le processeur de bande de base emploie la puce de FPGA du zynq 7020 de Xilinx, qui est enfoncée avec une unité centrale de traitement de double-noyau de BRAS.
La série incluse par USRP emploie une distribution de Linux adaptée aux besoins du client par le cadre openembedded pour répondre aux besoins spécifiques de l'application. Le système d'exploitation de défaut est préinstallé
Logiciel d'UHD et tiers instruments de développement tels que la radio de GNU.
Caractéristique principale :
| Catégorie de paramètre | Valeur | Unité | Catégorie de paramètre | 数值 | 单位 |
| Entrée-sortie | Paramètres d'optimisation du traitement de rf | ||||
| Entrée de tension CC | 5-15 | V | Plage de fréquence | 70-6000 | Mégahertz |
| Puissance | 2-6 | W | De puissance de sortie | >10 | dBm |
| Paramètres de module de conversion | Écrivez le point de troisième ordre d'interception | -20 | dBm | ||
| Taux d'échantillonnage de CDA (maximum) | 61,44 | MS/s | Chiffre de bruit | <>8 | DB |
| Résolution de CDA | 12 | peu | Propriétés physiques | ||
| Taux d'échantillonnage de DAC | 61,44 | MS/s | Taille | 133×26,4du ×68 | cm |
| Résolution de DAC | 12 | peu | Poids | 375 | g |
| Exactitude locale d'oscillation | 2,0 | page par minute | |||
Description de représentation :
L'émetteur-récepteur AD9361 du rf d'entrée fournit la largeur de bande instantanée jusqu'à 56 mégahertz, la plage de fréquence couvre 70 gigahertz MHz-6, et soutient 2X2 MIMO. La batterie de filtres de présélection de rf à l'embout avant du transmettent le lien et recevez le lien augmente la sélectivité de fréquence.
Le processeur de bande de base emploie Xilinx Zynq 7020 SoC pour fournir le calcul accéléré par FPGA, combiné avec l'opération indépendante soutenue par l'unité centrale de traitement de BRAS de double-noyau. USRP-LW E310 intègre une quantité de périphériques, tels qu'un récepteur intégré de GPS qui peut être employé pour la conscience d'emplacement et la synchronisation, et les doubles ports de centre serveur d'USB qui peuvent être employés pour l'espace mémoire augmenté et d'autres unités d'E/S. Utilisant le matériel disponible en stock, les utilisateurs peuvent rapidement prototype et développer des applications incluses.
L'USRP a inclus des séries emploie une distribution de Linux adaptée aux besoins du client par le cadre d'OpenEmbedded pour répondre aux besoins spécifiques de l'application. Le système d'exploitation de défaut est préinstallé avec le logiciel de Driver™ de matériel d'USRP (UHD) et les tiers instruments de développement tels que la radio de GNU. E310 soutient également la technologie de RFNoC. Le cadre de développement de RFNoC FPGA peut exécuter des calculs en temps réel et répondre aux exigences du traitement des signaux à bande large.
Cadre de système d'exploitation et de développement
| système d'exploitation | OpenEmbedded Linux (préinstallé) |
| Cadre de développement de logiciel |
UHD (préinstallé) Radio de GNU (préinstallée) Xilinx ISE Design Suite |
Personne à contacter: Mr. Chen
Téléphone: 18062514745
